Tape-out
Jak działa
Tapeout wieńczy przepływ projektowy: (1) projekt logiczny w RTL (Verilog/VHDL) i synteza do netlisty bramek; (2) projekt fizyczny — floorplanning, rozmieszczenie (placement), trasowanie (routing), wstawianie drzewa zegarowego; (3) signoff — weryfikacja reguł projektowych (DRC), zgodności układu ze schematem (LVS), analiza czasowa (STA), mocy, integralności sygnałów i niezawodności; (4) wygenerowanie finalnego layoutu w formacie GDSII/OASIS i jego kontrola (mask data prep). Po zatwierdzeniu dane są przekazywane do fabryki (tapeout właściwy). Foundry przygotowuje maski (z korekcją efektów optycznych, OPC) i produkuje pierwsze płytki. Otrzymany „pierwszy krzem" (first silicon) jest testowany funkcjonalnie i pod kątem wydajności; wykryte błędy prowadzą do respinu — poprawy projektu i kolejnego tapeout (pełnego lub metalowego, ograniczonego do warstw połączeń). Cały cykl od tapeout do działających próbek trwa zwykle tygodnie–miesiące.
Rozwiązany problem
Produkcja układu scalonego wymaga fizycznych masek, których wykonanie jest bardzo drogie i czasochłonne, a po ich wytworzeniu projektu nie da się już zmienić. Tapeout formalizuje moment „zamrożenia" projektu — jasny punkt kontrolny, po którym całość musi być zweryfikowana (signoff), bo koszt błędu gwałtownie rośnie. Dzięki temu zespoły koncentrują weryfikację przed nieodwracalnym krokiem produkcyjnym.
Komponenty
Finalny plik z geometrią wszystkich warstw układu, przekazywany do fabryki jako podstawa do wykonania masek fotolitograficznych.
Zestaw sprawdzeń przed tapeout: reguły projektowe (DRC), zgodność layout–schemat (LVS), analiza czasowa (STA), moc i niezawodność.
Fizyczne maski wykonane przez fabrykę na podstawie danych tapeout; ich koszt (część NRE) rośnie gwałtownie z zaawansowaniem węzła.
Pierwsze wyprodukowane próbki układu, testowane funkcjonalnie i wydajnościowo; wykryte błędy prowadzą do respinu.
Implementacja
Błąd wykryty dopiero w pierwszym krzemie wymaga nowego tapeout i zestawu masek — opóźnienia miesięcy i koszty milionów.
Pominięte lub niedokończone sprawdzenia reguł projektowych i zgodności layout–schemat mogą doprowadzić do wadliwych masek.
Okna produkcyjne fabryki, kolejki na maski i czas cyklu wytwarzania mogą przesunąć premierę mimo gotowego projektu.
Ewolucja
Finalne dane układu ładowano na taśmę papierową, a później magnetyczną, wysyłaną do fabryki — stąd „tape-out".
Format GDSII (Calma) staje się de facto standardem wymiany geometrii masek między projektem a fabryką.
SEMI wprowadza format OASIS, znacząco redukujący rozmiar plików layoutu przy rosnącej złożoności układów.
Wraz z boomem akceleratorów AI (GPU/TPU/NPU) tapeout staje się kluczowym, komunikowanym publicznie kamieniem milowym harmonogramu premier sprzętu.
Hiperparametry (konfigurowalne osie)
Węzeł technologiczny fabryki (np. 5 nm, 3 nm) determinuje reguły projektowe, koszt masek i harmonogram tapeout.
Zakres poprawki po pierwszym krzemie: pełny respin (wszystkie maski) vs. metalowy (tylko warstwy połączeń) — różny koszt i czas.
Format danych masek; OASIS jest nowszy i bardziej kompaktowy niż wieloletni standard GDSII.
Paradygmat wykonania
Wymagania sprzętowe
Tapeout to etap procesu wytwarzania dowolnego układu scalonego (CPU, GPU, TPU, NPU, FPGA-ASIC) — niezależny od typu docelowej logiki.
FPGA nie wymaga własnego tapeout (konfiguruje się je bitstreamem), ale sam układ FPGA powstał wcześniej przez tapeout u producenta.