Podkategoria obejmująca zintegrowane układy SoC przeznaczone do obliczeń AI, computer vision i embedded edge computing.
Obejmuje zintegrowane układy System-on-Chip stosowane jako centralne jednostki obliczeniowe w systemach embedded, robotyce, AIoT i urządzeniach edge AI. W tej schemie parentCategory ustawione jest na 'other', ponieważ enum parentCategory nie zawiera kategorii compute.
AMD Ryzen AI Embedded P100 to edge SoC z CPU Zen 5/5c (do 12 rdzeni), GPU RDNA 3.5 i NPU XDNA 2 — do 50 TOPS na NPU, 80 TOPS łącznie, dla robotyki mobilnej 2025+.
SoC Apple z września 2017 roku (iPhone 8, 8 Plus, iPhone X), 10 nm TSMC, 4,3 mld tranzystorów, 6 rdzeni ARMv8.2-A. Pierwszy chip Apple z dedykowanym Neural Engine (600 mld ops/s), zasilającym Face ID i Animoji. Wycofany w 2020 roku.
Zapowiedziany chip serwerowy Apple planowany na H1 2027, obsługujący do 1,5 TB RAM. Wywodzi się z architektury opracowanej w zamkniętym Project Titan. Apple pomija warianty M6 Pro/Max/Ultra, aby przyspieszyć jego debiut.
Seria akceleratorów AI (NPU) Apple, zintegrowanych jako blok w SoC z serii A i M od 2017 roku. M4 osiąga 38 TOPS; wzmocniona wersja zapowiadana w chipie serwerowym M7 Ultra na 2027 rok.
Akcelerator AI M.2 o mocy 1,5 W i 13 TOPS, bez zewnętrznej pamięci DRAM – dedykowany dla Raspberry Pi AI HAT+.
